深圳市美裕芯科技有限公司【FPGA分销商】出售原装XC6SLX25-2FGG484I FPGA - 现场可编程门阵列 ！！！

一般说明

XC6SLX25-2FGG484I Spartan®-6 系列提供领先的系统集成功能，同时为大批量应用提供最低的总成本。 这个由 13 个成员组成的系列提供了从 3,840 到 147,443 个逻辑单元的扩展密度，功耗是以前 Spartan 系列的一半，并且连接速度更快、更全面。 Spartan-6 系列基于成熟的 45 nm 低功耗铜工艺技术，可实现成本、功耗和性能的最佳平衡，提供全新、更高效的双寄存器 6 输入查找表 (LUT) 逻辑和 丰富的内置系统级块选择。 其中包括 18 Kb (2 x 9 Kb) 块 RAM、第二代 DSP48A1 片、SDRAM 内存控制器、增强型混合模式时钟管理块、SelectIO™ 技术、功率优化的高速串行收发器块、PCI Express® 兼容端点块、高级 系统级电源管理模式、自动检测配置选项以及通过 AES 和 Device DNA 保护增强的 IP 安全性。 这些功能为定制 ASIC 产品提供了一种低成本的可编程替代方案，并且具有前所未有的易用性。 Spartan-6 FPGA 为大批量逻辑设计、面向消费者的 DSP 设计和对成本敏感的嵌入式应用提供最佳解决方案。 Spartan-6 FPGA 是目标设计平台的可编程硅基础，提供集成的软件和硬件组件，使设计人员能够在开发周期开始后立即专注于创新。

Spartan-6 FPGA 特性总结

• Spartan-6 系列：

• Spartan-6 LX FPGA：逻辑优化

• Spartan-6 LXT FPGA：高速串行连接

• 专为低成本而设计

• 多个高效集成块

• 优化的 I/O 标准选择

• 交错焊盘

• 大容量塑料引线键合封装

• 低静态和动态功耗

• 45 纳米工艺针对成本和低功耗进行了优化

• 零功耗休眠省电模式

• 挂起模式维护状态和配置多引脚唤醒，控制增强

• 低功耗 1.0V 内核电压（LX FPGA，仅限 -1L）

• 高性能 1.2V 内核电压（LX 和 LXTFPGA，-2、-3 和 -3N 速度等级）

• 多电压、多标准 SelectIO™ 接口组

• 每个差分 I/O 的数据传输速率高达 1,080 Mb/s

• 可选输出驱动，每个引脚高达 24 mA

• 3.3V 至 1.2V I/O 标准和协议

• 低成本 HSTL 和 SSTL 内存接口

• 热插拔合规性

• 可调节的 I/O 转换率以提高信号完整性

• LXT FPGA 中的高速 GTP 串行收发器

• 高达 3.2 Gb/s

• 高速接口包括：Serial ATA、Aurora、1G 以太网、PCI Express、OBSAI、CPRI、EPON、GPON、DisplayPort 和 XAUI

• 用于 PCI Express 设计 (LXT) 的集成端点模块

• 低成本 PCI® 技术支持与33 MHz、32 位和 64 位规格。

• 高效的 DSP48A1 片

• 高性能算法和信号处理

• 快速 18 x 18 乘法器和 48 位累加器

• 流水线和级联能力

• 用于辅助滤波器应用的预加器

• 集成内存控制器块

• DDR、DDR2、DDR3 和 LPDDR 支持

• 数据速率高达 800 Mb/s（12.8 Gb/s 峰值带宽）

• 具有独立FIFO的多端口总线结构，减少设计时序问题

• 逻辑资源丰富，逻辑容量大

• 可选的移位寄存器或分布式 RAM 支持

• 高效的 6 输入 LUT 提高了性能和最小化功率

• 带双触发器的 LUT，适用于以流水线为中心的应用

• 具有广泛粒度的 Block RAM

• 具有字节写使能的快速块 RAM

• 18 Kb 块，可以选择编程为两个独立的 9 Kb 块 RAM

• 用于增强性能的时钟管理模块 (CMT)

• 低噪声、灵活的时钟

• 数字时钟管理器 (DCM) 消除了时钟偏差和占空比失真

• 用于低抖动时钟的锁相环 (PLL)

• 同步乘法频率合成，除法和相移

• 16 个低偏移全局时钟网络

• 简化配置，支持低成本标准

• 2 针自动检测配置

• 广泛的第三方 SPI（高达 x4）和 NOR 闪存支持

• 具有 JTAG 的功能丰富的 Xilinx Platform Flash

• MultiBoot 支持远程升级多个比特流，使用看门狗保护

• 增强的设计保护安全性

• 用于设计验证的唯一设备 DNA 标识符

• 大型设备中的 AES 比特流加密

• 更快的嵌入式处理，具有增强的、低成本的、MicroBlaze™ 软处理器

• 行业领先的 IP 和参考设计